首页 > 科技快讯 > 日本半导体禁令，限制了啥？

日本半导体禁令，限制了啥？

晰数塔互联网快讯
2023-04-04 11:40

本文来自微信公众号：半导体行业观察（ID：icbank），作者：mynavi，题图来自：视觉中国

日本经济产业省（以下简称为：“经产省”）于3月31日提出了计划“新增23类禁止出口的尖端半导体生产设备”的政令，并计划在今年五月修改政令、7月份正式实施。如今正处于收集公众意见（Public Comment）的阶段。

当日本企业向不属于“一般许可（General License）”对象范围的同盟国、友好国家的地区和国家出口相关半导体设备时，需要单独申请、获得政府的许可。在当日的记者招待会上，经产省西村大臣明确表示：“这不是一项针对某个国家的政令”“这不是紧跟美国步伐的政令”“并不是完全禁止出口，在调查了出口对象明确没有军事用途的可能性后，也可以予以出口许可”。

但西村大臣的发言明显没有得到相关人员的认可。据日本经产省表示，日本东京电子株式会社、尼康株式会社、SCREEN株式会社、Lasertec株式会社等十家尖端半导体生产设备厂家、检测设备厂家会成为此次政令影响的对象，“对日本半导体设备厂家的影响很轻微”（经产省）。日系各半导体生产设备厂家已经开始详细调查本公司哪些设备属于限制范围、以及对业绩的影响程度如何。

但是，有声音指出日本产经省的法律文书难以理解。该文书虽然涵盖了详细的相关技术的细节，但文书晦涩难懂，此外，还涵盖了一些非尖端技术相关的内容。

于是，笔者按照半导体的制程，对23个品种（实际上是30类，不仅包含设备，还包含半导体制程中的护膜（Pellicle）类）进行了分类。本文笔者的记录顺序不同于日本经产省的记录顺序。

热处理相关（1类）

在0.01Pa以下的真空状态下，对铜（Cu）、钴（Co）、钨（W）（任何一种元素）进行回流（Reflow）的“退火设备（Anneal）”。

检测设备（1类）

EUV曝光方向的光掩膜版（Mask Blanks）的检测设备、或者“带有线路的掩膜”的检测设备。

曝光相关（4类）

1. 用于EUV曝光的护膜（Pellicle）。

2. 用于EUV曝光的护膜（Pellicle）的生产设备。

3. 用于EUV曝光的光刻胶涂覆、显影设备（Coater Developer）。

4. 用于处理晶圆的步进重复式、步进扫描式光刻机设备（光源波长为193纳米以上、且光源波长乘以0.25再除以数值孔径得到的数值为45及以下）。按照笔者的计算，尼康的ArF液浸式曝光设备属于此次管控范围，干蚀ArF以前的曝光设备不在此范围。

干法清洗设备、湿法清洗设备（3类）

1. 在0.01Pa以下的真空状态下，除去高分子残渣、氧化铜膜，形成铜膜的设备。

2. 在除去晶圆表面氧化膜的前道处理工序中所使用的、用于干法蚀刻（Dry Etch）的多反应腔（Multi-chamber）设备。

3. 单片式湿法清洗设备（在晶圆表面性质改变后，进行干燥）。

蚀刻（3类）

1. 属于向性蚀刻（Isotropic Etching）设备，且硅锗（SiGe）和硅（Si）的选择比为100以上的设备；属于异向性（Anisotropic Etching）刻蚀设备，且含高频脉冲输出电源，以及含有切换时间不足300m秒的高速切换阀和静电吸盘（Chuck）的设备。

2. 湿法蚀刻设备，且硅锗（SiGe）和硅（Si）的蚀刻选择比为100以上。

3. 为异向性蚀刻设备，且蚀刻介电材料的蚀刻尺寸而言，蚀刻深度与蚀刻宽度的比率大于30倍、而且蚀刻幅宽度低于100纳米。含有高速脉冲输出电源、切换时间不足300m秒的高速切换阀的设备。

成膜设备（11类）

1. 如下所示的各类成膜设备。

利用电镀形成钴（Co）膜的设备。

利用自下而上（Bottom-up）成膜技术，填充钴（Co）或者钨（W）时，填充的金属的空隙、或者接缝的最大尺寸为3纳米以下的CVD设备。

在同一个腔体（Chamber）内进行多道工序，形成金属接触层（膜）的设备、氢（或者含氢、氮、氨混合物）等离子设备、在维持晶圆温度为100度~500度的同时、利用有机化合物形成钨（W）膜的设备。

可保持气压为0.01Pa以下真空状态（或者惰性环境）的、含多个腔体的、可处理多个工序的成膜设备，以及下面的所有工序中所使用的金属接触层成膜设备：

（1）在维持晶圆温度为20度~500度的同时，利用有机金属化合物，形成氮化钛层膜或者碳化钨层膜的工艺。

（2）在保持晶圆温度低于500度的同时，在压力为0.1333Pa~13.33Pa的范围内，利用溅射工艺，形成钴（Co）层膜的工艺。

（3）在维持晶圆温度为20度~500度的同时，在压力为133.3Pa~13.33kPa的范围内，利用有机金属化合物，形成钴（Co）层膜的工艺。

利用以下所有工艺形成铜线路的设备。

（1）在保持晶圆温度为20度~500度的同时，在压力为133.3Pa~13.33kPa的范围内，利用有机金属化合物，形成钴（Co）层膜、或者钌（Ru）层膜的工艺。

（2）在保持晶圆温度低于500度的同时，在压力为0.1333Pa~13.33Pa的范围内，利用PVD技术，形成铜（Cu）层膜的工艺。

利用金属有机化合物，有选择性地形成阻障层（Barrier）或者Liner的ALD设备。

在保持晶圆温度低于500度的同时，为了使绝缘膜和绝缘膜之间不产生空隙（空隙的宽度和深度比超过五倍，且空隙宽度为40纳米以下），而填充钨（W）或者钴（Co）的ALD设备。

2. 在压力为0.01Pa以下的真空状态下（或者惰性环境下），不采用阻障层（Barrier），有选择性地生长钨（W）或者钼（Mo）的成膜设备。

3. 在保持晶圆温度为20度~500度的同时，利用有机金属化合物，形成钌（Ru）膜的设备。

4. “空间原子层沉积设备（仅限于支持与旋转轴晶圆的设备）”，以下皆属于限制范围。

（1）利用等离子，形成原子层膜。

（2）带等离子源。

（3）具有将等离子体封闭在等离子照射区域的“等离子屏蔽体（Plasma Shield）”或相关技术手法。

5. 可在400度~650度温度下成膜的设备，或者利用其他空间（与晶圆不在同一空间）内产生的自由基（Radical）产生化学反应，从而形成薄膜的设备，以下所有可形成硅（Si）或碳（C）膜的设备属于限制出口范围：

（1）相对介电常数（Relative Permittivity）低于5.3。

（2）对水平方向孔径部分尺寸不满70纳米的线路而言，其与线路深度的比超过五倍。

（3）线路的线距（Pitch）为100纳米以下。

6. 利用离子束（Ion Beam）蒸镀或者物理气相生长法（PVD）工艺，形成多层反射膜（用于极紫外集成电路制造设备的掩膜）的设备。

7. 用于硅（Si）或者硅锗（SiGe）（包括添加了碳的材料）外延生长的以下所有设备属于管控范围。

（1）拥有多个腔体，在多个工序之间，可以保持0.01Pa以下的真空状态（或者在水和氧的分压低于0.01Pa的惰性环境）的设备。

（2）用于半导体前段制程，带有为净化晶圆表面而设计的腔体的设备。

（3）外延生长的工作温度在685度以下的设备。

8. 可利用等离子技术，形成厚度超过100纳米、而且应力低于450MPa的碳硬掩膜（Carbon Hard Mask）的设备。

9. 可利用原子层沉积法或者化学气相法，形成钨（W）膜（仅限每立方厘米内氟原子数量低于1019个）的设备。

10.为了不在金属线路之间（仅限宽度不足25纳米、且深度大于50纳米）产生间隙，利用等离子形成相对介电常数（Relative Permittivity）低于3.3的低介电层膜的等离子体成膜设备。

11. 在0.01Pa以下的真空状态下工作的退火设备，通过再回流（Reflow）铜（Cu）、钴（Co）、钨（W），使铜线路的空隙、接缝最小化，或者使其消失。

写在最后

据日经报道，针对这个公告，日本一家大型半导体制造设备生产企业的相关负责人感到困惑，他表示：“我们做出了各种各样的设想，但比预想的更难理解”。生产超微细加工使用的“EUV曝光”相关检测设备的Lasertec指出，“如何操作还存在不明朗的部分”，“将从相关省厅和业界团体等收集信息，采取应对措施”。

英国调查公司Omdia的南川明指出：“各企业的模式不同，详查设备是否用于尖端产品是一项非常繁杂的工作”，并表示“日本厂商有可能会根据自己的判断停止业务”。

考虑到日本在设备领域的影响力，这个限制带来的影响值得我们高度重视。

本文来自微信公众号：半导体行业观察（ID：icbank），作者：mynavi