三星电子携手新思科技，3纳米制程技术已正式流片
编者按：本文来自腾讯科技，编译：无忌，36氪经授权发布。
三星电子日前宣布，3纳米制程技术已经正式流片。据悉，三星电子的3纳米制程采用的是环绕式栅极（gate-all-around，GAA）晶体管架构，性能优于台积电的3纳米鳍式场效应晶体管（FinFET）架构。
三星电子表示，因为GAA架构需要一套不同于台积电和英特尔使用的FinFET架构的设计和鉴定工具，该公司采用了来自新思科技（Synopsys）的Fusion Design Platform。该流程的物理设计套件（PDK）已于2019年5月发布，工具已于去年通过流程认证。三星电子与新思科技的合作，旨在加速为GAA流程提供高度优化的参考方法。
参考设计流程包括一个集成的、支持golden-signoff的RTL-to-GDSII设计流程以及golden-signoff产品。该流程针对的是希望将3纳米GAA工艺用于高性能计算、5G、移动和高级人工智能应用中的芯片的客户。
三星电子代工业务三星代工（Samsung Foundry）设计技术团队副总裁Sangyun Kim表示：“三星代工是推动下一阶段行业创新的核心，我们不断进行基于工艺技术的发展，以满足专业和广泛市场应用日益增长的需求。我们最新的、先进的3纳米GAA工艺得益于我们与新思科技的广泛合作，以及Fusion Design Platform的加速准备，使3纳米工艺的承诺能够有效实现，这是这些关键联盟的重要性和利益的证明。”
三星电子表示，GAA架构改善了静电特性，提高了性能，降低了功耗，并增加了基于纳米片宽控制的额外矢量的新优化机会的好处。与成熟的电压阈值调谐配合使用，这为优化功率、性能或面积设计提供了更多方法(PPA)。设计流程还包括支持复杂的布局方法和布局规则、新的布线规则和增加的可变性。该流程基于单一数据模型，并使用通用优化架构，而不是组合点工具。
“GAA晶体管架构标志着工艺技术进步的一个关键转折点，这对于保持下一波超大规模创新所需的扩展轨迹至关重要，”新思科技数字设计集团总经理尚卡尔·克里希纳摩尔（Shankar Krishnamoorthy）表示。“我们与三星代工在支持共同交付一流技术和解决方案方面的战略合作，确保了这些扩展趋势的持续，以及这些趋势为更广泛的半导体行业提供的相关机会。”
之前曾有媒体报道称，三星电子有望在2022年量产3纳米制程芯片。而作为三星电子在芯片代工领域的最主要竞争对手，台积电也预计在2022年下半年量产3纳米芯片。
相关推荐
三星电子携手新思科技，3纳米制程技术已正式流片
芯片制程：28nm向3nm的“大跃进”
芯片制程之战：三星台积电挺进3nm，英特尔们呢？
三星半导体死磕台积电：将放弃4纳米工艺直接过渡到3纳米
三星半导体的未来在何方？
半导体行业月报 | 资本加持，行业巨人新手们的竞合博弈还在继续
确认成立屏幕驱动芯片部门，海思首款OLED驱动芯片已在流片。
中兴7nm芯片商用之际，中芯国际7nm制程“取得突破”
2纳米芯片问世，芯片性能要起飞？
IBM的30亿美元芯片计划
网址: 三星电子携手新思科技，3纳米制程技术已正式流片 http://m.xishuta.com/newsview46092.html
